台积电营销负责人表示在可预见的未来 预计会有越来越强大的手机

释放双眼,带上耳机,听听看~!

根据英特尔联合创始人戈登摩尔在1960年代的观察,摩尔定律指出集成电路内的晶体管数量每隔一年翻一番。最初,“法律”要求晶体管数量每年增加一倍。随着台积电和三星等公司生产7纳米工艺芯片,并在明年开始生产5纳米工艺芯片,有一个问题是摩尔定律必须运行多长时间。去年,三星公布了一个路线图,在2022年之前将其应用于3nm芯片,而台积电也正在研究物流,因此它也可以在几年内生产出3nm芯片。

这一点很重要的原因是IC内部的晶体管越多,芯片的功率和能量效率就越高。例如,2010年的Apple iPhone 4和原装Apple iPad中使用的Apple A4 SoC是使用45纳米工艺制造的。与用于生产2018年iPhone系列上使用的A12 Bionic SoC的7nm工艺相比。想要打击你的想法?明年从装配线上下线的5纳米芯片每平方毫米将拥有1.713亿个晶体管。

台积电表示,摩尔定律并未死亡

上周,台积电全球营销主管Godfrey Cheng撰写了关于摩尔定律未来的文章。台积电是全球最大的半导体代工厂,生产由苹果,华为,高通等公司设计的芯片。在他的帖子中,Cheng表示,台积电还有很多年的创新经验,在此期间,台积电将继续缩小单个晶体管的尺寸,并将更多的晶体管放入密集的位置。

台积电准备明年生产5nm芯片

Cheng指出,由于摩尔定律基本上是基于密度的增加,因此可以采取各种措施将更多的晶体管压缩到集成电路中。一种方法是改进包装,这是芯片外壳的行业术语。另一种可能性是从硅转向二维材料。为此,程说台积电正在通过周期表寻找这样的材料。最终,台积电将晶体管堆叠在一起,而不是将它们并排放置。

“首先,让我们讨论房间里的大象。有些人认为摩尔定律已经死了,因为他们认为不再可能再继续缩小晶体管。只是为了让你了解现代晶体管的规模,典型的栅极长约20纳米。水分子直径只有2.75埃或0.275纳米!你现在可以开始计算晶体管中的原子数。在这个尺度上,许多因素限制了晶体管的制造。挑战是在原子水平上控制材料。如何放置单个原子来制造晶体管?如何在现代芯片上找到数十亿个晶体管?如何构建这些具有数十亿个晶体管的芯片?成本效益的方式?

摩尔定律是关于增加密度。除了通过先进封装实现的系统级密度,TSMC将继续在晶体管级别增加密度。TSMC有许多路径可用于未来的晶体管密度改进。一条可能的前进道路是使用由二维材料而不是硅制成的晶体管作为通道 – 我们正在袭击周期表。通过潜在地使用这些新材料,密度改进的一个可能的未来是允许在我们称为单片3D集成电路的东西中堆叠多层晶体管。您可以在AI Edge引擎顶部的GPU顶部添加CPU,其间有多层内存。摩尔定律并未死亡,有许多不同的途径可以继续增加密度。“ – Godfrey Chang,全球营销负责人,

台积电称可以在此表中找到保持摩尔定律活着的关键

我们应该在明天在加利福尼亚州帕洛阿尔托举行的高性能芯片热芯片研讨会上听到更多有关摩尔定律的内容。周二,台积电企业研究副总裁Philip Wong博士将发表题为“下一个节点将为我们提供什么?”的演讲。最明显的答案是功能更强大,更节能的手机。

人已赞赏
安全新闻

Apple正在向员工收取Apple Arcade的反馈意见

2019-11-15 1:12:29

安全新闻

据报道 华为将再获得90天的时间来获取现有设备的美国供应

2019-11-15 1:12:35

0 条回复 A文章作者 M管理员
    暂无讨论,说说你的看法吧
个人中心
购物车
优惠劵
今日签到
有新私信 私信列表
搜索